摘要
CYDR2S1210 是一款单芯片旋变数字转换器（RDC），支持 10、12、14、16 位角度分辨率配置。该器件以 Type II 伺服跟踪环路处理旋变正弦、余弦反馈信号，提供数字角度、数字速度及增量编码器仿真输出，并配置故障状态接口。
信号链与输出组织
CYDR2S1210 内置可编程正弦波振荡器，从 EXC/EXC 差分端输出旋变激励信号。该激励信号经外部功率放大器后连接旋变初级；旋变次级的 SIN/SINLO 与 COS/COSLO 差分信号接入芯片，进入内部伺服跟踪环路。
输入正弦、余弦信号幅度为 2.3～4.0 Vp-p，典型值为 3.15 Vp-p。激励输出幅度为 3.2～4.0 Vp-p，典型值为 3.6 Vp-p，中心电压约为 2.47 V。REFOUT 输出范围为 2.40～2.53 V。
角度数据可通过 DB[15:0] 并行总线或 SDO 串行端口读取，输出分辨率由 RES0、RES1 引脚设为 10、12、14 或 16 位。速度数据经串行或并行端口读取，其分辨率分别为 9、11、13、15 位。A、B、NM 与 DIR 引脚用于输出增量编码器仿真信号及方向状态。
电源域与接口配置
器件设置 AVDD、DVDD 与 VDRIVE 三个电源域。AVDD 和 DVDD 的推荐范围均为 4.75～5.25 V；VDRIVE 范围为 2.3～5.25 V。资料给出的电源电流上限为：IAVDD 不超过 12 mA，IDVDD 不超过 35 mA，IDRIVE 不超过 2 mA。
并行接口使用 DB0～DB15 数据总线，覆盖四种角度输出分辨率。串行接口包含 SDO、SDI、SCLK 和 FSYNC，支持 DSP 与串行外设接口（SPI）形式。CS、RD、WR/FSYNC、SAMPLE、RESET、A0、A1 等引脚承担片选、读写、帧同步、采样、复位和模式选择功能。
A0、A1 可选择普通跟踪、配置和自测等模式。在配置模式下，控制寄存器用于设定激励频率、锁相范围及故障阈值。SAMPLE 引脚可控制数据更新时刻。上电稳定后，RESET 引脚按资料要求保持低电平至少 20 μs，再进行控制寄存器配置。
跟踪范围、动态数据与故障状态
内部振荡器的激励频率可编程为 2～20 kHz，CLKIN 输入范围为 6.144～10.24 MHz，典型频率为 8.192 MHz。SIN/COS 信号相对 EXC 的相移范围为 –44°～+44°，该范围可通过控制寄存器调整。
在 CLKIN 为 8.192 MHz 的条件下，最大跟踪速率在 10、12、14、16 位分辨率下分别为 2500 rps、1000 rps、500 rps 和 125 rps。10° 阶跃至 ±2 LSB 的建立时间分别为 0.6～0.9 ms、2.2～3.1 ms、6.5～9.0 ms 和 27.5～40 ms。179° 阶跃至 ±2 LSB 的建立时间分别为 1.5～2.2 ms、4.75～6.0 ms、10.5～14.7 ms 和 45～66 ms。
全温范围内，角度精度典型值为 ±2.5 弧分，最大值为 ±5 弧分加 1 LSB。积分非线性在 10、12、14、16 位设置下分别为 ±2 LSB、±4 LSB、±8 LSB、±32 LSB；对应速度精度分别为 ±4 LSB、±4 LSB、±8 LSB、±32 LSB。
LOT 用于跟踪丢失状态输出，DOS 用于信号降级状态输出。出现 LOT 或 DOS 状态后，资料给出了清除故障寄存器时序，用于清除故障状态。
外围连接与布局边界
EXC/EXC 输出需经外部单电源功率放大器驱动旋变初级。激励缓冲网络中，R3、R4 用于设置约为外部功放电源一半的输出共模电压；R1、R2 的阻值与旋变变比相关；C1 与 R2 并联构成低通滤波网络。该网络引入的相移需控制在 –44°～+44° 范围内。
每个 AVDD、DVDD、VDRIVE 电源引脚就近配置 0.1 μF 陶瓷电容与 10 μF 钽电容；REFBYP 外接 0.1 μF 旁路电容。模拟地与数字地采用单点连接。SIN/SINLO、COS/COSLO、EXC/EXC 差分信号按等长、紧耦合方式布线，模拟与数字区域分区布局，CLKIN 走线保持较短并远离模拟输入。
CYDR2S1210 提供 LQFP48 塑料封装和 CQFP48 陶瓷四边引线封装，引脚间距为 0.5 mm。工作温度覆盖 –40～+85 °C 工业级与 –55～+125 °C 普军级范围。
总结
CYDR2S1210 将旋变激励、正余弦信号跟踪、角度与速度数字输出集中于单芯片，并提供并行、串行和增量编码器接口。设计中需围绕供电分域、激励缓冲、相移范围、复位时序、故障状态处理及差分信号布局组织外围电路。